台积电的产能再度供不应求——然而这一次不是代工产能，而是封装产能。AI芯片大厂涌向台积电的急单，不仅需要先进制程，也需要先进封装。台积电于2011年推出的2.5D封装CoWoS（基板上晶圆芯片）压力凸显，产能尤甚。台积电不得不一边将部分oS（基板连接，CoWoS的后段工艺）流程交由封测厂处理，一边启动了CoWoS的扩产计划。

密切关注CoWoS动态的不仅是芯片设计企业，还有台积电的竞争对手。韩国产业界于近期表示，即使三星率先实现3nm量产，英伟达、苹果等IT企业依然希望采用台积电的工艺，关键就在于台积电的CoWoS封装。被AI芯片头部企业和韩国产业界视为AI竞争关键的CoWoS，正在成为台积电的又一个杀手锏。

十年磨一剑的秘密武器

长达36年的代工发展历史，是台积电最为人熟知的一面。然而，台积电还有一个没有代工高调却不容忽视，已经耕耘了超过12年时间的秘密武器——先进封装。

传统封装形式，多是将晶片单独封装成芯片，再将芯片固定在封装基板上。这种封装方式需要给每一个芯片做引脚，且芯片安装到电路板之后，彼此之间还需要连接通电，既占据空间又增加了功耗。

在代工制程按照摩尔定律飞速发展的甜蜜期，封装并没有进入代工厂的视野。然而，进入 28nm 以后，先进制程的成本快速提升，摩尔定律开始放缓。根据 IBS 统计，在达到 28nm制程节点以后，如果继续缩小制程节点，每百万门晶体管的制造成本不降反升。

芯片每百万门制造成本随制程节点变化趋势（图源：IBS）

正当产业界对于28nm以后的工艺成本和摩尔定律是否失效进行探讨。台积电于2011年率先推出了28nm制程，也是在这一年，台积电宣布进军先进封装。在当年第二季度的法人说明会上，时任台积电董事长兼CEO的张忠谋向在场的金融及咨询机构代表展示了通过硅中介层进行子系统集成的技术框架，并表达了将封装作为制程工艺之外另一条业务路径的意愿。

“在遵循摩尔定律推动IC发展的同时，我们也在实现子系统集成的潜力。硅中介层解决方案将封装数量从 9 个减少到 1 个，减小了芯片尺寸和功耗，并提高了内存带宽和系统速度。”张忠谋表示。

张忠谋展示的硅中介层，正是CoWoS的关键技术。在一个季度之后的第三季度财报法人说明会上，张忠谋展示了CoWoS的测试芯片。他表示，CoWoS将从28nm开始启用。

“CoW（晶圆上芯片）是将较大的芯片、DRAM 芯片或模块放置在硅中介层上，然后整体封装到基板上（oS），这就是 COWOS。我们在测试工具上取得了非常好的产量和令人鼓舞的可靠性。”张忠谋说。

如张忠谋所言，CoWoS将计算、内存等晶片堆叠到硅中介层（硅转接板），通过硅中介层上的高密度布线实现晶片互连，再安装到基板上进行封装。这种多个晶片共享一个基板的封装方式，减少了封装体积、晶片间的信号传输距离及引脚数量，进而提升了芯片的连接速度，并降低了功耗。

虽然CoWoS能够为芯片成品带来优势，但受限于成本，在推出的早期只有少数厂家的高端产品采用。甚至台积电也因为CoWoS成本偏高而推出了更具性价比的封装方案InFO.然而，AIGC引发的热潮，将CoWoS推到了浪尖上。

迎头赶上AI浪潮

深耕了十多年的CoWoS，终于在AI时代看到了可观的营收空间。TrendForce集邦咨询近期研报显示，AI及高性能计算等芯片对先进封装技术的需求日益提升，其中，台积电的CoWoS成为AI服务器芯片厂商主要采用的封装。该机构预计，台积电的CoWoS月产能将在2023年底达到1.2万片，其中英伟达对CoWoS产能的需求量较年初提升近5成，加上AMD、谷歌等高端AI芯片需求，将导致下半年CoWoS产能较为紧缺。

CoWoS为何突然行情火热？原因在于大模型对高性能计算的需求，使AI芯片厂商越来越倾向于选择HBM内存，这种内存芯片采用3D堆叠技术将DRAM堆叠起来，以缩小体积、降低功耗并提升数据传输速度。

而台积电一直致力于提升CoWoS的硅中介层面积，使之能承载更大的逻辑芯片和更多的HBM堆栈，这恰恰适应了AI芯片设计厂商的需求。至2023年，台积电CoWoS已经能容纳多达12个HBM堆栈。

CoWoS近12年硅中介面积提升幅度及HBM可集成数量走势

（图源：台积电）

另一个值得注意的地方是，先进制程已经逼近物理极限，每前进一步都需要天文数字的投资，而先进封装尚处于有着较高成本效益的阶段。对于AI芯片厂商，先进封装是一种具有性价比的性能提升方式。

“根据SEMI的数据，晶圆制造的设备投资占比超80%，封装测试的设备投资占比不到20%。尽管先进封装也会用到光刻、刻蚀、沉积设备，但这些设备的精度要求小于晶圆制造，设备价值也就相对较低。且先进封装技术现在属于快速发展阶段，百家争鸣，相信仍有较高的成本效益和进步空间。”CINNO Research首席分析师周华向《中国电子报》表示。

冲出IDM和封测厂的包围圈

随着先进制程的重要性日益凸显，三星、英特尔等IDM，日月光等OSAT（外包半导体组装和测试）厂商都在发力先进封装。然而，在更专业的OSAT与更全面的IDM的包围下，台积电的封装业务依然保持着差异化的竞争能力。

相对OSTA，台积电有着更强的产业链整合能力。

“有一个问题很关键：为什么IC设计大厂将先进封装需求交付给台积电，而不是日月光等封测厂商。这是因为目前先进封装要从芯片设计开始布局，所以台积电能拿到订单，而后端封测厂商则有些‘无能为力’。”业界专家莫大康向《中国电子报》记者表示。

如莫大康所言。台积电不仅推出了一系列先进封装工艺，还成立了包含EDA、IP、DCA/VCA、内存、OSAT、基板、测试7个环节头部企业的台积电3D Fabric联盟。这也是为什么CoWoS产能告急时，台积电能够迅速反应，将oS流程外包给日月光等封测厂商。

台积电3D Fabric联盟（图源：台积电）

相对三星、英特尔等IDM，台积电的代工厂身份，使其服务具有更高的灵活性。

“尽管三星和英特尔均有各自的2.5D和3D技术，但三星和英特尔以IDM为主营业务，台积电为专业Foundry，更能适应众多客户的需求，且台积电的CoWoS也平行衍生出多种先进封装技术，即可满足追求性价比的客户需求，也符合追求高性能的客户需求。”周华说。

三星的追击

关注着CoWoS产能动态的不仅是芯片设计厂商，韩国产业界也感到一丝压力。近期，韩国媒体表示，台积电独享英伟达AI芯片订单的关键是CoWoS封装，这也是为什么即使三星电子在2022年率先量产3nm，英伟达和苹果等全球IT企业仍然选择台积电的代工业务。

韩国产业界的反应不难理解，因为三星已经有过一次被台积电封装技术抢单的经历。在A7芯片之前，苹果一直将三星作为主力代工商，其A9芯片也由三星与台积电共享订单。然而，台积电推出的InFO（集成式扇出型封装），打动了苹果的“芳心”。这种封装方式不需要使用有机载板和C4凸点，从而降低了封装厚度，也缩短了晶片与PCB板的互联距离，实现了更薄的封装、更低的功耗和更好的散热。InFO的技术优势结合代工业务的一条龙服务，让台积电一跃成为苹果A10芯片的独家供应商。自此苹果与台积电的绑定越来越深，三星逐步淡出了苹果的视野。

面向AI时代的机遇，三星自然不会拱手相让。在6月底召开的三星晶圆代工论坛上，三星代工业务负责人Siyoung Choi先是透露面向高性能计算需求的2nm工艺将在2026年量产，随后又宣布与内存、基板封装、测试等领域的合作伙伴成立“MDI（多芯片集成）联盟”，构建2.5D和3D异构集成的封装技术生态。基于联盟和生态合作，三星将为下游客户提供一站式服务，并通过定制化的封装方案开发，满足高性能计算和汽车等领域的需求。

三星代工业务负责人Siyoung Choi在2023三星代工论坛透露代工和封装动作（图源：三星）

此前，三星已经推出了I-Cube、X-Cube等2.5D和3D封装技术，此次成立联盟，将提升其产业链整合能力，以及一站式和客制化服务能力。再加上在3nm和2nm量产时间的激进态势，三星未来能否与台积电角逐AI芯片大单，也令人期待。无论三星能否挑战台积电在AI时代的领先地位，只要有角逐的意识和动作，就能通过更加充分的竞争逐步提升晶圆级封装的性价比，也让芯片设计企业有了更多的选择。